

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04061269 A

(43) Date of publication of application: 27 . 02 . 92

(51) Int. CI

H01L 27/092 H01L 21/74 H01L 21/76

(21) Application number: 02172407

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 28 . 06 . 90

(72) Inventor:

YASUDA KENICHI MORI SHIGERU


(54) SEMICONDUCTOR DEVICE

COPYRIGHT: (C)1992,JPO&Japio

(57) Abstract:

PURPOSE. To form an n-well part electrically insulated from an n-type substrate, other n-well without raising its impurity concentration more than necessary to reduce the number of times of forming the wells and to form a structure in which the n-well is scarcely punched through the substrate by surrounding the n-well necessary to be electrically insulated from the substrate by a high energy implanted p⁺ type layer and a p-well.

CONSTITUTION: An n-well 6 is surrounded by p-wells 3, 5 and a high energy implanted p⁻⁻ type layer, and thereby electrically connected to an n-type substrate 1 and other n-well 2. Since the n-well is not formed in the p-well in this manner, the p-wells 3, 4, 5 are not necessarily varied in concentrations, but can be formed in the same step. Since an impurity is not diffused except a p⁻⁻-type layer 7 of the substrate 1 in the formation of a night energy implanted p⁻⁻ type layer 7 the well 6 is the same as the formation on the substrate n which no p-type impurity exists.



⑩ 日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-61269

識別記号

庁内整理番号

②公開 平成4年(1992,2月27日

H 01 L 27/092 21/74 21/76

9169-4M J 9169-4M

7735-4M H 01 L 27/08

3 2 1 B

審査請求 未請求 請求項の数 1 (全3頁)

🖼 発明の名称 半導体装置

②特 願 平2-172407

②出 願 平2(1990)6月28日

@発 明 者 安 田 憲 一 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

©発 明 者 森 茂 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

应代 理 人 弁理士 早瀬 憲一

明 細 書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- (i) 第1導電型半導体基板上に形成された第1 及び第2導電型ウェルと、上記半導体基板上に上 記第1導電型ウェル及び半導体基板と電気的に絶 縁して形成された第2の第1導電型ウェルとを備 えた半導体装置において、

上記主導体基板中に高エネルギードオン注入に とって形成された第3導電型導電層を有し

上記第2の第1導電型ウェルは上記第2導電型 ウェル及び第2導電型導電層によって囲まれて、 ることを特徴とする半導体装置。


② 発明の詳細な説明

〔産業上の利用分野〕

この発明は半導体装置に関し、特に半導体基板 上に複数種類のウェルを形成する場合の構造に関 するものである。

従来の技術!

第2 図は例えばアイ エス エス シー タイジェスト オブ テクニカル ~ 1 8 9 バーオ (ISSCC 89 DIGEST OF TECHNICAL PAPERS) (9248, 249)に示された半導体装置の断面図である。 図において、1は1型半導体基板、2は該半導体 基板1中に形成されたエウェル、3、4は同し、 半導体基板:中に形成されたPウェル②、3は同 」『半導体基板』中に形成されたってビル◎、『 は該Pフェル②5内に形成されたコウェッである。 こうてい起かっすれる。②は濃度が異なっている。 一般に、MISFETが微細化されるにつれて ウェルの不鈍物温度はますます上がる傾向にある。 これは短げるシスト効果を抑えらなさであり、や の結果 スレーショルドViのベックゲートハイ アス依存性はますます強冷なっている。従ってら ランジスタの高速化のためには V **をかけない方 が好ましい。しかしながら例えばダイチュック日 AMのメモンセル部のようにリアトエラー対策や 素子分離耐圧の向上のために下☆をかけた方がよ 、場合もある。従って、各々のトランシスタに最



第2図に示す従来例におりてはロウェル2. ロウェル6. Pウェル②3. Pウェル②4. Pウェル②5にそれぞれVext - Vint. Vas. V**. V***・V***・プ発明が解決しようとする課題)

さらにpウェル①5とpウェル②3を同じ濃度にすれば、nウェル6形成時に打ち込む不鈍物の 濃度が高くなりすぎるので、pウェル②5とpウ より3)は濃度を異ならせて別々に形成せねばな らず、またロウェル 2 とロウェル 6 も濃度を変えて別々に形成する必要があり、マスク枚数及び工程数が増えるという問題点があった。

この発明は上記のような問題を解消するためになされたもので、n型基板や他のnウェルと電気的に晩縁されたnウェル部分を、その不純物濃度を必要以上に上げることなく形成でき、またウェルがn型基板に突き抜けにくい構造の半導体装置を得ることを目的とする。

(課題を解決するための手段)

この発明による半導体装置は、 n 型基板中に高エネルギー狂人により p で層を形成し、 n 型基板及び他の n ウェルから電気的に発縁されるべき n ウェルを上記 r で 層及び p ウェルで囲んだものである。

(作用)

この発明においては、n型基板や他のnウェルから電気的に絶縁されるべきnウェル部分を高エスルギー注入によるn、層とpウェルで囲むよう

にしたので、上記 n ウェル部分に余分な p ・不純 物を打ち込む必要かないので、不純物によるとしいので、取貨 性を工事に作ることがないので、製造時の制御がある。 さらに ウェルをその 帰腹を変えて作り かける必要がなって、マスク枚数や工程数を少なくすることができる。

丰福例

ジェーニの発明の一実施例を図について説明す **

次に作用効果を第1図に基づいて説明する。

第1回による。 1回に示するこの 1回に示するこの 1の作にでなる。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1の形がるたい。 1のののでは、 1ののでは、 1ののでは、 1ののでは、 1ののでは、 1ののでは、 1のでは、

しからのウェルではできる。。 かっという ないまた という ない かった でき こう かった 型基板 かった はいった かった ができることができる。 はいった かった ができる を 板鎖域に、 アウェル 3 に 5 を を を できることができる。

また、高エネルギー狂入り、層は、その打ち込 むエネルギーによって形成される深さが決まるの で制御しやすく、nウェル6がn型基板1に突き 抜けてしまう可能性が低くなる。

また、前述のようにもウェル5はp型不純物の 存在しない基板領域に形成されるので、その形成 時には『ウェル形成に必要な量の不純物だけを打 ち込めばよく、必要以上に不鈍物の濃度を上げな くてよいのでモビリティの低下を抑えることがで

なお、上記実施例では五型基板上にウェルを形 成したものを例に挙げたが、これはp型基板上に ウェルを形成したものでもよい。

《発明の効果》

以上のように本発明に係る半導体装置によれば、 n型基板と電気的に絶縁する必要のあるnウェル を。高エネルギー往入p・層とpウェルで囲むよ うにしたので、各々のウェルに独立にバックゲー トハイマスを与えることができ、かつ複数のエウ - ル及べ複数のっカェルを各々)回の工程で作る

ことができる.


さらに、n型基板領域や他のnウェルと絶縁さ れるべきnウェル部分の形成時には、nウェル形 成に必要な量の不純物を打ち込めばよく、必要以 上に不純物の濃度を上げなくてよいので上記ュウ ェル部分でのモビリティの低下を抑えることがで きる.

4. 図面の簡単な説明

第1図はこの発明の一実施例による半導体装置 の断面図:第2図は従来の半導体装置の断面図で ある.

1…第1導電型の半導体基板、2,6…第1導 電型のウェル、3、4、5…第2導電型のウェル、 7…高エネルギー注入による第2導電型の導電層。 なお図中同一符号は同一又は相当部分を示す。


> 代理人 早 20



(Mac 2.14 過食でぬ 9 5

1,6

於1年日於



4 2 64 4 m